FC2カウンター 【新品 COACH アウトレット メンズバッグ】 コーチ F89033-QBPKP バッグ メンズ ショルダーバッグ ミニ マチ付き テレイン クロスボディ カラーブロック シグネチャー キャンバス タンソフトレッド アウトレット COACH ショルダーバッグ・メッセンジャーバッグ

【新品 COACH アウトレット メンズバッグ】 コーチ F89033-QBPKP バッグ メンズ ショルダーバッグ ミニ マチ付き テレイン クロスボディ カラーブロック シグネチャー キャンバス タンソフトレッド アウトレット COACH

【新品 COACH アウトレット メンズバッグ】 コーチ F89033-QBPKP バッグ メンズ ショルダーバッグ ミニ マチ付き テレイン クロスボディ カラーブロック シグネチャー キャンバス タンソフトレッド アウトレット COACH

10879円

【新品 COACH アウトレット メンズバッグ】 コーチ F89033-QBPKP バッグ メンズ ショルダーバッグ ミニ マチ付き テレイン クロスボディ カラーブロック シグネチャー キャンバス タンソフトレッド アウトレット COACH

【新品 COACH アウトレット メンズバッグ】 コーチ F89033-QBPKP バッグ メンズ ショルダーバッグ ミニ マチ付き テレイン クロスボディ カラーブロック シグネチャー キャンバス タンソフトレッド アウトレット COACH:過去40年間、当社は信頼できる小売業者であり、電子製品および家電市場のリーダーとしての評判を確立してきました。 【人気ショップが最安値挑戦!】,【70%off】,【数々のアワードを受賞】【新品 COACH アウトレット メンズバッグ】 コーチ F89033-QBPKP バッグ メンズ ショルダーバッグ ミニ マチ付き テレイン クロスボディ カラーブロック シグネチャー キャンバス タンソフトレッド アウトレット COACH
fc2ブログ

FPGAやCPLDの話題やFPGA用のツールの話題などです。 マニアックです。 日記も書きます。

FPGAの部屋

FPGAの部屋の有用と思われるコンテンツのまとめサイトを作りました。Xilinx ISEの初心者の方には、FPGAリテラシーおよびチュートリアルのページをお勧めいたします。









品番F89033-QBPKP
商品名COACH メンズ ショルダーバッグ テレイン クロスボディ カラーブロック シグネチャー キャンバス タンソフトレッド
サイズヨコ12cmxタテ17.5cmxマチ5cm
ショルダー:幅約4cmx85~133cm(最長)
詳細・ブランドプレート
・ファスナー開閉
・外側ファスナー付きポケットx1
・背面ポケットx1
・内側ポケットx1
・Dリングx1
・ストラップは調節可能
・裏地:ブラック
・金具:ガンメタ
・新品、未使用品です。
カラータンソフトレッド
素材PVC/レザー
付属品なし
お客様へ※こちらは、アウトレット商品のため、わずかなシワやすれ、微細な汚れ、縫製のゆがみ、金具にはキズなどがあることもあります。微細なものですが予めご了承ください。

Vivado HLS, Vitis HLS の 2022 年問題にパッチを当てる

Vivado HLSリビジョンオーバーフロー問題のパッチの当て方”(参考にさせて頂きます)を見て Vivado HLS, Vitis HLS の 2022 年問題のパッチが出ていることに気がついたので、私もやってみることにした。

Vivado HLS, Vitis HLS の 2022 年問題については、”Vivado HLS, Vitis HLS で 2022 年問題発生”を参照のこと。

パッチは”Export IP Invalid Argument / Revision Number Overflow Issue (Y2K22)”にあった。
ファイル名は、y2k22_patch-1.2.zip だった。
HLS_problem_2022_7_220109.png


Ubuntu 18.04 LTS での Vitis HLS 2021.2 のパッチ
y2k22_patch-1.2.zip をダウンロードして展開した。
HLS_problem_2022_8_220109.png

展開された y2k22_patch ディレクトリを確認した。
HLS_problem_2022_9_220109.png

README ファイルを確認した。
パッチのやり方が書いてある。
HLS_problem_2022_10_220109.png

Vitis hLS 2021.2 にパッチを当てよう。
Vivado などのインストール・ディレクトリに移動して LD_LIBRARY_PATH 環境変数を設定して、パッチを当てた。
cd /media/masaaki/Ubuntu_Disk/tools/Xilinx/
export LD_LIBRARY_PATH=$PWD/Vivado/2021.2/tps/lnx64/python-3.8.3/lib/
Vivado/2021.2/tps/lnx64/python-3.8.3/bin/python3 y2k22_patch/patch.py

HLS_problem_2022_11_220109.png
HLS_problem_2022_12_220109.png

これでパッチが当たったはずなので、Vitis HLS 2021.2 を起動して、Export RTL を行ったところ成功した。
HLS_problem_2022_13_220109.png

solution1/impl ディレクトリに export.zip ができている。
HLS_problem_2022_14_220109.png

solution1/impl/ip ディレクトリにも IP が生成されていた。
HLS_problem_2022_20_220109.png


Windows11 のパッチ
Windows11 に y2k22_patch-1.2.zip をダウンロードして解凍した。
HLS_problem_2022_15_220109.png

Windows ターミナルを起動して、C:\Xilinx フォルダに移動した。
Vivado21.2\tps\win64\python-3.8.3\python.exe y2k22_patch\patch.py
を実行した。
HLS_problem_2022_16_220109.png

Vitis HLS 2021.2 を起動して Export RTL を実行したところ、Windows11 でも成功した。
HLS_problem_2022_17_220109.png

solution1/impl ディレクトリに export.zip ができている。
HLS_problem_2022_18_220109.png

solution1/impl/ip ディレクトリにも IP が生成されていた。
HLS_problem_2022_19_220109.png

(追加)
Linux の 2019.2 のパッチ・コマンドが間違っていました。正しくは、
Vivado/2019.2/tps/lnx64/python-2.7.5/bin/python2.7 y2k22_patch/patch.py
です。

Linux の 2020.1 のパッチ・コマンドも間違っていました。正しくは、
Vivado/2020.1/tps/lnx64/python-2.7.16/bin/python2.7 y2k22_patch/patch.py
です。

Linux の 2020.2 のパッチ・コマンドも間違っていました。正しくは、
Vivado/2020.2/tps/lnx64/python-3.8.3/bin/python3.8 y2k22_patch/patch.py
です。

Linux の 2020.3 のパッチ・コマンドはやってないですが、間違っているんじゃないでしょうか?
  1. 2022年01月09日 05:23 |
  2. Vitis HLS
  3. | トラックバック:0
  4. | コメント:0

Vitis HLS 2021.2 で AXI4-Lite インターフェースのクロックに別のクロックを指定する7

Vitis HLS 2021.2 で AXI4-Lite インターフェースのクロックに別のクロックを指定する6”の続き。

Vitis HLS 2021.2 で AXI4-Lite インターフェースのクロックに別のクロックを指定してみようということで、前回は、FCLK_CLK0 が 100 MHz 、FCLK_CLK1 が 50 MHz で再度やり直したところ、タイミング・エラーは発生しなかった。今回は、実際に動作するか?を調べてみよう。

ハードウェアをエクスポートした。
DMA_pow2_defclk_bd_wrapper.xsa ファイルが生成された。
AXI4-Lite_defclk_43_220107.png

Vivado の Tools メニューから Launch Vitis IDE を選択して、Vitis 2021.2 を起動する。
Vitis IDE Launcher が起動する。
vitis_work ディレクトリを作成して、Launch ボタンをクリックする。
AXI4-Lite_defclk_44_220107.png

Vitis 2021.2 が起動した。
AXI4-Lite_defclk_45_220107.png

Create Application Project をクリックして、DMA_pow2_defclk_test アプリケーション・プロジェクトを作成した。DMA_pow2_defclk_bd_wrapper プラットフォーム・プロジェクトも作成した。
AXI4-Lite_defclk_46_220108.png

DMA_pow2_defclk_test.c を作成した。
AXI4-Lite_defclk_47_220108.png

トンカチアイコンをクリックして、ビルドを行った。
DMA_pow2_defclk_test.elf ファイルが生成された。
AXI4-Lite_defclk_48_220108.png

Explorer で DMA_pow2_defclk_test_system を選択して、Run アイコンをクリックすると ZYBO Z7-20 がコンフィギュレーションされて、DMA_pow2_defclk_test.elf ファイルが実行された。
AXI4-Lite_defclk_49_220108.png

Tera Term に 2 乗したデータが表示された。成功だ。
AXI4-Lite_defclk_50_220108.png

結局、Vitis HLS 2021.2 の AXI4-Lite インターフェースのクロックを独自に生成する機能は、クロック載せ替えがされていないので、特定の周波数しか Vivado でのタイミングがメットしないようだ。今回は、IP 全体の動作周波数が 100 MHz で AXI4-Lite インターフェースが 50 MHz で動作確認した。
  1. 2022年01月09日 04:19 |
  2. Vitis HLS
  3. | トラックバック:0
  4. | コメント:0

Vitis HLS 2021.2 で AXI4-Lite インターフェースのクロックに別のクロックを指定する6

Vitis HLS 2021.2 で AXI4-Lite インターフェースのクロックに別のクロックを指定する5”の続き。

Vitis HLS 2021.2 で AXI4-Lite インターフェースのクロックに別のクロックを指定してみようということで、前回は、タイミング・エラーを検証して FCLK_CLK0 が 100 MHz 、FCLK_CLK1 が 75 MHz ではダメそうだということが分かった。今回は、FCLK_CLK0 が 100 MHz 、FCLK_CLK1 が 50 MHz で再度やり直してみよう。

DMA_pow2_defclk_bd ブロック・デザインを再度示す。
AXI4-Lite_defclk_26_220105.png

ブロック・デザインで processing_system7_0 をダブルクリックして設定画面を開く。
FCLK_CLK1 を 50 MHz に設定する。
AXI4-Lite_defclk_38_220107.png

これで、論理合成、インプリメンテーション、ビットストリームの生成を行ったところ、今度はタイミング・エラーが発生しなかった。
Project Summary を示す。
AXI4-Lite_defclk_39_220107.png

Open Implemented Design を開いた。
Inter-Clock Paths も問題ない。
AXI4-Lite_defclk_40_220107.png

Report CDC... をやってみた。
clk_fpga_0 to clk_fpga_1 を示す。
AXI4-Lite_defclk_41_220107.png

これは何も変わっていない。

clk_fpga_1 to clk_fpga_0 を示す。
AXI4-Lite_defclk_42_220107.png

こちらも変わっていない。
前飾り付き 天然木 木製ウッドブラインド ウッドブラインド 35mm オーダーメイドヴィンテージvintageクラシック単車旧車ライダービンテージバイク用チョッパーバイク乗りchopperハーレーharleyオールドスクールoldskoolお洒落オシャレバイカーファッションツーリング アンティークウォールクロック SYROCO 【海外直輸入中古品】北欧usaお洒落オシャレおしゃれカワイイかわいい静音静かアナログインテリアデザインヴィンテージ壁掛け時計アメリカ製usa製ミッドセンチュリーモダン北欧昭和レトロ50s60s70sL-DESKシリーズの キャスター付き ワゴン シリーズの 学習机 と合わせても単品でも使える 木製 キャビネット 引き出し 3枚 【1/5限定★ポイント最大14倍!※条件達成時】学習ワゴン プリンタカート 学習家具 学習収納 勉強机 学習机 デスク アルダー材 無垢材 木製 リビング 高さ調節可能 L-DESK-3 SHOKO WAGON (NA) インテリア おしゃれ 家具 送料無料 isseiki 101-01787国産 おしゃれラック カスタマイズ本棚 映えるインテリア 魅せる収納 日本製 オーダーメイド本棚 受注生産ラック 高さ120cm 横幅15~34cm 奥行19cm(通常棚板)F★★ タナリオシリーズKF880W KVK (寒)サーモスタット式シャワー 【メーカー直送】 KF880W KVK (寒)サーモスタット式シャワー 【メーカー直送】超大画面の4Kテレビが登場! SHION 65V型4K対応液晶テレビ HLE-6501KNICOLE メンズ コート/ジャケット ニコル MONSIEUR NICOLE 【ex/tra】ストレッチボンディングコート MONSIEUR NICOLE ニコル コート/ジャケット コート/ジャケットその他 ブラック ブルー【送料無料】[Rakuten Fashion]プレゼント品あり 犬用 ドライフード イベント時の増量おまけキャンペーン特典対象外 【最安値に挑戦中】ニュートロ シュプレモ 犬用 エイジングケア 7.5kg×2袋
ダブルロールスクリーン パステル調生地にシースルー生地 ダブルロールスクリーンパステル調プレーン生地&シースルー生地オーダー 横幅30~50cm × 高さ【90cm固定】(Bタイプ チェーン式 × チェーン式) ホワイト ロールカーテン 日本製 ダブル シースルー 遮光 防炎
ヴィンテージvintageクラシック単車旧車ライダービンテージバイク用チョッパーバイク乗りchopperハーレーharleyオールドスクールoldskoolお洒落オシャレバイカーファッションツーリング Dead Stock 新品 箱付 BUCO WHITE 56cm 【海外直輸入新古品】デッドストック未使用品nosスモールジェットヘルメットオープンフェイスアメリカンブコホワイト白色Sサイズ
コードは天板から裏面のフック、脚部へと通せて外観すっきり。アルダー材を使用した使い勝手の良いデスク 【1/5限定★ポイント最大14倍!※条件達成時】学習デスク 学習家具 学習机 勉強机 子供 木製 ダイニング 学習 パソコンデスク 在宅 引き出し 収納 モダン DALDIA DESK 155 (AL-MBR)インテリア おしゃれ 家具 送料無料 入学祝い isseiki 101-01945
国産 おしゃれラック カスタマイズ本棚 映えるインテリア 魅せる収納 日本製 オーダーメイド本棚 受注生産ラック 高さ90cm 横幅15~34cm 奥行44cm(通常棚板)F★★ タナリオシリーズ
KM800T KVK サーモスタット式混合栓 【メーカー直送】 KM800T KVK サーモスタット式混合栓 【メーカー直送】
セミダブルサイズ セミダブルベット キャスター付き 収納ベッド 収納付きベッド 収納付ベッド 引き出し付き 引出し付き フレーム ベット べっど 宮棚 棚付き 棚付き 木製 収納ベッドセミダブル ボンネルコイルマットレス付き 棚付き コンセント付き 引出し付き シンプル ヘッドボード 収納付きベッド ベッド下収納 木製 ベッド ベット おしゃれ 新生活 一人暮らし 木製ベッド 収納ベット※同梱・代引不可
NICOLE メンズ ビジネス/フォーマル ニコル MONSIEUR NICOLE SUPER BLACKセットアップスーツ MONSIEUR NICOLE ニコル ビジネス/フォーマル スーツ グレー ブラック レッド【送料無料】[Rakuten Fashion]
お庭やベランダのスペースをもっと豊かで楽しい生活の空間に フラット屋根タイプテラス 2階用 間口3.0間5490mm×出幅7尺2070mm×高さ2300mm 移動桁仕様 安心の国内メーカー 安心の国内メーカー 格安 送料無料 F2Izrjbd
味わい深い涅色がヴィンテージ感を醸し出すチェアー ステッチが効いてポイントに 食卓椅子や商談チェア、デスクチェアにも◎ 椅子 チェア チェアー レトロでモダンなカフェ風インテリア 【送料無料】 チェア ビンテージ感溢れるチェアー 味わい深い涅色の合成皮革とステッチがポイント クロスされたスチール脚で甘辛ミックスの椅子 ダイニングチェア、デスクチェアに最適 PU カフェ風、レトロ、ミッドセンチュリー【福岡県朝倉市】 【ふるさと納税】 ナガノインテリア ソファ 『LAND』 LC616-LJ レッドオーク 【インテリア】 お届け:3ヶ月以上お待ちいただく場合がございます。★P11★/MIURA_CRAFTMAN_WORLD登録店 三浦技研/ミウラ/2003年/CB8101/アイアン(6本セット)/レフティ/日本シャフト/N.S.PRO_MODUS3_TOUR_120/OVDカスタム/代引NG別売SNAKEOP-13 ピント調節機能付き1mケーブル)※SNAKE-15とSNAKE-14に対応する、ピント調整が可能なカメラ付きフレキシブルチューブ)ケンコー・トキナー(Kenko)7700円以上購入で次回使えるクーポンプレゼント シャネル チャンス オータンドゥル オードトワレ EDT ヴァポリザター 150ml 香水 【国内未発売容量】 【メール便(ゆうパケット)対象外】 【SG】 【あす楽_土曜営業】《送料無料/BUZZ RICKSON'S/ツアージャケット》 No.BR14576 BUZZ RICKSON'Sバズリクソンズ“COTTON TOUR JACKET”スガツネ工業・LAMP(ランプ)シリーズ XL-EEU ランプ印 EXCELOCK 拡張コントロールユニット【スガツネ工業】 03033871-001独自商品です! ~1/3特別現金値引可!お問い合わせください!【輸入家具】・ミラー付きコンソール LS-1124H-PG
収納付きで、荷物を一つにまとめれて便利なお洒落アイテム ハンガーラック カートハンガー 収納 キャスター付き シルバー ハンガー ラック コートハンガー 洋服 【送料無料】ハンガーラック カートハンガー 収納 キャスター付き シルバー ハンガー ラック コートハンガー 洋服 オフィス 店舗 自宅 カフェ ショップ 寝室 お洒落 おしゃれ 収納家具 テレワーク 在宅
【福岡県朝倉市】 【ふるさと納税】お米(玄米)10kgと季節の お野菜 セット 【玄米・お米・野菜・セット・詰合せ】
★P11★/グリップ変更代金サービス JUSTICK/PROCEED/ツアーコンクエストR-HYBRID_UT/メタル/Tour_AD_DI/TOUR_AD_DI_HYBRID/グラファイトデザイン/OVDカスタム/代引NG
(今なら送料無料!!) D-1300VR(D1300VR)リョービ(RYOBI) ドリル
7700円以上購入で次回使えるクーポンプレゼント クリスチャンディオール ワン エッセンシャル セラム 75ml 【国内未発売容量】 【メール便(ゆうパケット)対象外】 【あす楽_土曜営業】
《送料無料/BUZZ RICKSON'S/タイガーストライプ/スヌーピー》 No.BR15017 BUZZ RICKSON'S バズリクソンズGOLD TIGER STRIPE WET WEATHERBUZZ RICKSON'S × PEANUTS
長年使われ続けている階段タイルの定番です。 段鼻タイル SG 6号階段 K-14S 1箱 120枚入り
独自商品です! ~1/3特別現金値引可!お問い合わせください!プリンセス・お姫様・姫系・ロココ調彫刻付きドレッサー&スツール KT-8006-DR
  1. 2022年01月08日 04:25 |
  2. Vitis HLS
  3. | トラックバック:0
  4. | コメント:0

Vitis HLS 2021.2 で AXI4-Lite インターフェースのクロックに別のクロックを指定する5

Vitis HLS 2021.2 で AXI4-Lite インターフェースのクロックに別のクロックを指定する4”の続き。

itis HLS 2021.2 で AXI4-Lite インターフェースのクロックに別のクロックを指定してみようということで、前回は、前回 IP を作成できたので、Vivado 2021.2 でプロジェクトを作成し、作成した DMP_pow2_defclk IP を使用して、ブロック・デザインを作成した。そして、論理合成、インプリメンテーション、ビットストリームの生成を行ったが、タイミングでエラーになった。今回は、タイミング・エラーを検証する。

Vivado 2021.2 GUI の Flow Navigator から IMPLEMENTATION -> Open Implemented Design をクリックして起動した。
AXI4-Lite_defclk_29_220106.png

Inter-Clock Paths の”clk_fpga_0 to clk_fpga_1”と”clk_fpga_1 to clk_fpga_0”にエラーが出ている。

”clk_fpga_0 to clk_fpga_1”のエラーを見た。
AXI4-Lite_defclk_30_220106.png

”clk_fpga_1 to clk_fpga_0”のエラーを見た。
AXI4-Lite_defclk_31_220106.png

Clock Domain Crossing のレポートを見てみよう。
Vivado の Reports メニューから Timing -> Report CDC... を選択する。
Report CDC ダイアログが開く。
Clocks の From に clk_fpga_0 を To に clk_fpga_1 を入れて OK ボタンをクリックした。
AXI4-Lite_defclk_32_220106.png

Endpoint は 37 個, Unsafe は 0 個だった。 Unknown は 5 個ある。
AXI4-Lite_defclk_33_220106.png

CDC Details の”clk_fpga_0 to clk_fpga_1”をクリックした。
AXI4-Lite_defclk_34_220106.png

CDC-1 と CDC-15 が出ている。
Vivado Design Suite ユーザー ガイド デザイ ン解析およびク ロージ ャテクニック UG906 (v2018.2) 2018 年 6 月 6 日”の 76 ページの”表 2‐3: CDC ルールおよび説明”によると CDC-1 は

1 ビッ ト CDC CDC-1 クリティカル 1 ビッ ト CDC パスが、 同期化されていないか、 または不明の CDC 回路を含みます。


CDC-15 は

CE 制御の CDC CDC-15 警告 ク ロ ッ ク イネーブルで制御された CDC。

だそうだ。
やはり、ダメっぽい?

次に”clk_fpga_1 to clk_fpga_0”のパスの CDC を見てみよう。
AXI4-Lite_defclk_35_220106.png

こちらは Endpoints が 232 個で、Unknonwn がやはり、232 個になっている。
AXI4-Lite_defclk_36_220106.png

CDC Details の”clk_fpga_1 to clk_fpga_0”をクリックした。
AXI4-Lite_defclk_37_220106.png

全部 CDC-1 だけだった。
これはあまり良くないか。。。
もう一度 AXI4-Lite のクロックを 50 MHz でやってみよう。
  1. 2022年01月07日 04:32 |
  2. Vitis HLS
  3. | トラックバック:0
  4. | コメント:0

Vitis HLS 2021.2 で AXI4-Lite インターフェースのクロックに別のクロックを指定する4

Vitis HLS 2021.2 で AXI4-Lite インターフェースのクロックに別のクロックを指定する3”の続き。

Vitis HLS 2021.2 で AXI4-Lite インターフェースのクロックに別のクロックを指定してみようということで、前回は、 C コードの合成の AXI4 Master のアドレス幅が 64 ビットになっていたので、32 ビットに変更し、もう一度 C コードの合成と Export RTL をやり直した。更に C/RTL 協調シミュレーションも Dump Trace の設定を port にしたら成功した。今回は、前回 IP を作成できたので、Vivado 2021.2 でプロジェクトを作成し、作成した DMP_pow2_defclk IP を使用して、ブロック・デザインを作成した。そして、論理合成、インプリメンテーション、ビットストリームの生成を行ったが、タイミングでエラーになった。

Vivado 2021.2 で ZYBO Z7-20 用の DMA_pow2_defclk_test プロジェクトを作成した。
AXI4-Lite_defclk_16_220105.png

IP Catalog に Dma_pow2 IP を登録した。
AXI4-Lite_defclk_17_220105.png

DMA_pow2_defclk_bd ブロック・デザインを作成した。
ZYNQ7 Processing System を Add IP した。
Run Block Automation を行った状態だ。
AXI4-Lite_defclk_18_220105.png

ZYNQ7 Processing System を ダブルクリックして設定画面を開く。
FCLK_CLK0 を 100 MHz に設定した。これは、DMA _pow2 IP の AXI4 Master インターフェースのクロックとする。
FCLK_CLK1 を 75 MHz に設定した。これは、DMA_pow2 IP の AXI4-Lite インターフェースのクロックとする。Vitis HLS の C/RTL 協調シミュレーションのクロックは 50 MHz だったが Vivado でタイミング・エラーがでるかどうか?見るために 75 MHz に設定した。
AXI4-Lite_defclk_19_220105.png

DMA_pow2 を Add IP した。
AXI4-Lite_defclk_20_220105.png

Run Connection Automation で s_axi_control のクロックを FCLK_CLK1 ( 76 MHz ) に設定した。
AXI4-Lite_defclk_21_220105.png

配線が行われた。
AXI4-Lite_defclk_22_220105.png

Run Connection Automation が表示されないかと思っていたら、 ZYNQ7 Processing System に HP Slave AXI interface を追加するのを忘れていた。
ZYNQ7 Processing System をダブルクリックして、設定画面を開く。
PS-PL Configuration をクリックして、HP Slave AXI interface を展開し、S AXI HP0 interface の Select ボックスにチェックを入れた。
AXI4-Lite_defclk_23_220105.png

Run Connection Automation が表示された。
AXI4-Lite_defclk_24_220105.png

Run Connection Automation をクリックした。
S_AXI_HP0 を FCLK_CLK0 ( 100 MHz ) に接続した。
AXI4-Lite_defclk_25_220105.png

ブロック・デザインが完成した。
AXI4-Lite_defclk_26_220105.png

Create HDL Wrapper... でトップの Verilog HDL ファイル DMA_pow2_defclk_bd_wrapper.v を作成した。
AXI4-Lite_defclk_27_220105.png

Flow Navigator の PROGRAM AND DEBUG から Generate Bitstream をクリックして、論理合成、インプリメンテーション、ビットストリームの生成を行った。
Project Summary を示す。
AXI4-Lite_defclk_28_220106.png

タイミング・エラーが出ている。
  1. 2022年01月06日 04:25 |
  2. Vitis HLS
  3. | トラックバック:0
  4. | コメント:0

Vitis HLS 2021.2 で AXI4-Lite インターフェースのクロックに別のクロックを指定する3

Vitis HLS 2021.2 で AXI4-Lite インターフェースのクロックに別のクロックを指定する2”の続き。

Vitis HLS 2021.2 で AXI4-Lite インターフェースのクロックに別のクロックを指定してみようということで、前回は、C コードの合成と C/RTL 協調シミュレーションを行ったが、C/RTL 協調シミュレーションがエラーで停止してしまった。Export RTL と Implementation は Vitis HLS 2022 年問題が出てしまった。今回は、前回の C コードの合成の AXI4 Master のアドレス幅が 64 ビットになっていたので、32 ビットに変更し、もう一度 C コードの合成と Export RTL をやり直した。更に C/RTL 協調シミュレーションも Dump Trace の設定を port にしたら成功した。

前回の C コードの合成の AXI4 Master のアドレス幅が 64 ビットになっていたので、32 ビットに変更しよう。
Vitis HLS 2021.2 の Solution メニューから Solution Settings... を選択する。
Solution Settings (solutiojn1) ダイアログが開く。
config_interface を展開して、 m_axi_addr64 の Value のチェックボックスのチェックをクリックして外す。
AXI4-Lite_defclk_8_220105.png

これで、もう一度 C コードの合成を行った。
HW interface -> M_AXI -> m_axi_gmem の Address Width が 32 ビットになった。
AXI4-Lite_defclk_9_220105.png

C/RTL 協調シミュレーションを行う時に、Co-Simulation ダイアログで Dump Trace を port に設定した。(前回は、all に設定してエラーになった)
AXI4-Lite_defclk_11_220105.png

C/RTL 協調シミュレーションが成功した。
AXI4-Lite_defclk_12_220105.png

C/RTL 協調シミュレーションの波形を示す。
ap_clk は 10 ns つまり 100 MHz になっている。
AXI4-Lite_defclk_13_220105.png

axi4l_clk は 20 ns つまり、50 MHz だった。
AXI4-Lite_defclk_14_220105.png

Export RTL を行うと、 Vitis HLS 2022 年問題でエラーになった。
AXI4-Lite_defclk_10_220105.png

Vivado HLS, Vitis HLS で 2022 年問題発生”でエラーを回避して、 IP 化することができた。
AXI4-Lite_defclk_15_220105.png
  1. 2022年01月05日 04:37 |
  2. Vitis HLS
  3. | トラックバック:0
  4. | コメント:0

Vitis HLS 2021.2 で AXI4-Lite インターフェースのクロックに別のクロックを指定する2

Vitis HLS 2021.2 で AXI4-Lite インターフェースのクロックに別のクロックを指定する”の続き。

Vitis HLS 2021.2 で AXI4-Lite インターフェースのクロックに別のクロックを指定してみようということで、前回は、Vitis HLS 2021.2 のプロジェクトを作成し、C シミュレーションを行った。今回は、C コードの合成と C/RTL 協調シミュレーションを行ったが、C/RTL 協調シミュレーションがエラーで停止してしまった。Export RTL と Implementation は Vitis HLS 2022 年問題が出てしまった。

最初に C コードの合成を行った。
AXI4-Lite_defclk_3_220103.png

特段変わったことはない。
合成結果の DMA_pow2.v を見ると、クロックが ap_clk と axi4l_clk と 2 つある。リセットも ap_rst_n と ap_rst_n_axi4l_clk と 2 つある。
AXI4-Lite_defclk_5_220103.png
AXI4-Lite_defclk_6_220103.png

AXI4-Lite インターフェースを司る DMA_pow2_control_s_axi.v を見ると ACLK と clk の 2 つのクロックがある。
ACLK がAXI4-Lite インターフェースのクロックで、 clk が内部クロックだ。
AXI4-Lite_defclk_7_220103.png

Verilog HDL ソースコードを見るとクロック載せ替えには注意が払われていないように見える?

C/RTL 協調シミュレーションを行ったが信号が無いと言われてエラーだった。
AXI4-Lite_defclk_4_220103.png

## add_wave /apatb_DMA_pow2_top/m_axi_gmem_BUSER -into $wdata_group -radix hex
ERROR: [Wavedata 42-471] Note: Nothing was found for the following items: /apatb_DMA_pow2_top/m_axi_gmem_BUSER 
ERROR: [Common 17-39] 'add_wave' failed due to earlier errors.

    while executing
"add_wave /apatb_DMA_pow2_top/m_axi_gmem_BUSER -into $wdata_group -radix hex"
    (file "DMA_pow2.tcl" line 103)



Export RTL と Implementation は Vitis HLS 2022 年問題が出てしまった。

最後に AXI4-Lite インターフェースを司る DMA_pow2_control_s_axi.v を貼っておく。

【新品 COACH アウトレット メンズバッグ】 コーチ F89033-QBPKP バッグ メンズ ショルダーバッグ ミニ マチ付き テレイン クロスボディ カラーブロック シグネチャー キャンバス タンソフトレッド アウトレット COACH

  1. 2022年01月03日 05:10 |
  2. Vitis HLS
  3. | トラックバック:0
  4. | コメント:0
»

【新品 COACH アウトレット メンズバッグ】 コーチ F89033-QBPKP バッグ メンズ ショルダーバッグ ミニ マチ付き テレイン クロスボディ カラーブロック シグネチャー キャンバス タンソフトレッド アウトレット COACH

【新品 COACH アウトレット メンズバッグ】 コーチ F89033-QBPKP バッグ メンズ ショルダーバッグ ミニ マチ付き テレイン クロスボディ カラーブロック シグネチャー キャンバス タンソフトレッド アウトレット COACH:過去40年間、当社は信頼できる小売業者であり、電子製品および家電市場のリーダーとしての評判を確立してきました。 【人気ショップが最安値挑戦!】,【70%off】,【数々のアワードを受賞】【新品 COACH アウトレット メンズバッグ】 コーチ F89033-QBPKP バッグ メンズ ショルダーバッグ ミニ マチ付き テレイン クロスボディ カラーブロック シグネチャー キャンバス タンソフトレッド アウトレット COACH